写给小白的芯片封装入门科普
- 时间：1周前
- 作者：DIP开关
封装这个词，其实我们大家常常会听到。它主要是指把晶圆上的裸芯片（晶粒）变成最终成品芯片的过程。
一个是对脆弱的晶粒进行保护，防止物理磕碰损伤，也防止空气中的杂质腐蚀晶粒的电路。
芯片有很多的应用场景。不同的场景，对芯片的外型有不同的要求。进行合适的封装，能够让芯片更好地工作。
最早期的晶体管，采用的是TO（晶体管封装）。后来，发展出了DIP（双列直插封装）。
再后来，由PHILIP公司开发出了SOP（小外型封装），并逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。
第一、第二阶段（1960-1990年）的封装，以通孔插装类封装（THP）以及表面贴装类封装（SMP）为主，属于传统封装。
这些传统封装，直到现在仍很常见。尤其是一些老的经典型号芯片，对性能和体积要求不高，仍会采用这种低成本的封装方式。
第三阶段（1990-2000年），IT技术革命加速普及，芯片功能越来越复杂，需要更加多的针脚。电子科技类产品小型化，又要求芯片的体积继续缩小。
BGA仍属于传统封装。它的接脚位于芯片下方，数量庞大，很适合需要大量接点的芯片。而且，相比DIP，BGA的体积更为紧凑，很适合需要小型化设备。
和BGA有些类似的，还有LGA（平面网格阵列封装）和PGA（插针网格阵列封装）。大多数人应该注意到了，我们最熟悉的CPU，就是这三种封装。
20世纪末，芯片级封装（CSP）、晶圆级封装（WLP）、倒装封装（Flip Chip）开始慢慢崛起。传统封装开始向先进封装演变。
相比于BGA这样的封装，芯片级封装（CSP）强调的是尺寸的更小型化（封装面积不超过芯片面积的1.2倍）。
下期我们讲具体工艺的时候，会提到封装包括了一个切割工艺。传统封装，是先切割晶圆，再封装。而晶圆级封装，是先封装，再切割晶圆，流程不一样。
倒装封装（Flip Chip）的发明时间很早。1960年代的时候，IBM就发明了这个技术。但是直到1990年代，这个技术才开始普及。
采用倒装封装，就是不再用金属线进行连接，而是把晶圆直接反过来，通过晶圆上的凸点（Bump），与基板进行电气连接。
和传统金属线方式相比，倒装封装的I/O（输入/输出）通道数更多，互连长度缩短，电性能更好。另外，在散热和封装尺寸方面，倒装封装也有优势。
它采用先进的设计和工艺，对芯片进行封装级重构，带来了更多的引脚数量、更小的体积、更高的系统集成度，能够大幅度的提高系统的性能。
进入21世纪后，随着移动通信和互联网革命的进一步爆发，促进芯片封装进一步朝着高性能、小型化、低成本、高可靠性等方向发展。先进封装技术开始步入快速地发展的阶段。
这一时期，芯片内部布局开始从二维向三维空间发展（将多个晶粒塞在一起），陆续出现了2.5D/3D封装、硅通孔（TSV）、重布线层（RDL）、扇入（Fan-In）/扇出（Fan-Out）型晶圆级封装、系统级封装（SiP）等先进技术。
当芯片制程发展逐渐触及摩尔定律的底线时，这些先进的封装技术，就成了延续摩尔定律的“救命稻草”。
2.5D封装技术，可以将两种或更多类型的芯片放入单个封装，同时让信号横向传送，这样做才能够提升封装的尺寸和性能。
最广泛使用的2.5D封装方法，是通过硅中介层（Interposer）将内存和逻辑芯片（GPU或CPU等）放入单个封装。
2.5D封装要使用到硅通孔（TSV）、重布线层（RDL）、微型凸块等核心技术。
2.5D封装，是在Interposer上进行布线D封装，是直接在芯片上打孔和布线，连接上下层芯片堆叠。相对来说，3D封装的要求更高，难度更大。
HBM通过硅通孔等先进封装工艺，垂直堆叠多个DRAM，并在Interposer上与GPU封装在一起。HBM内部的DRAM堆叠，属于3D封装。而HBM与GPU合封于Interposer上，属于2.5D封装。
大家应该都听说过SoC（System on Chip，系统级芯片）。我们手机里面那个主芯片，就是SoC芯片。
SoC，简单来说，是将多个原本具有不一样功能的芯片整合设计到一颗单一的芯片中。这样做才能够最大限度地缩小体积，实现高度集成。
但是，SoC的设计难度很大，同时还需要获得其他厂商的IP（intellectual property）授权，增加了成本。
SiP将多个芯片直接拿来用，以并排或叠加的方式（2.5D/3D封装），封装在一个单一的封装体内。
尽管SiP没有SoC那样高的集成度，但也够用，也能减少尺寸，最主要是更灵活、更低成本（避免了繁琐的IP授权步骤）。
业界常说的Chiplet（小芯粒、小芯片），实际上的意思就是SiP的思路，将一类满足特定功能的裸片（die），通过die-to-die的内部互联技术，互联形成大芯片。
所谓硅通孔，其实原理也挺简单，就是在硅介质层上刻蚀垂直通孔，并填充金属，实现上下层的垂直连接，也就实现了电气连接。
由于垂直互连线的距离最短、强度较高，所以，硅通孔可以更容易实现小型化、高密度、高性能等优点，很适合叠加封装（3D封装）。
RDL是在芯片表面沉积金属层和相应的介电层，形成金属导线，并将IO端口重新设计到新的、更宽敞的区域，形成表面阵列布局，实现芯片与基板之间的连接。
说白了，就是在硅介质层里面重新连线，确保上下两层的电气连通。在3D封装中，如果上下堆叠的是不一样的芯片（接口不对齐），则一定要通过RDL重布线层，将上下层芯片的IO进行对准。
如果说TSV实现了Z平面的延伸，那么，重布线层（RDL）技术则实现了X-Y平面进行延伸。业界的很多技术，例如WLCSP、FOWLP、INFO、FOPLP、EMIB等，都是基于RDL技术。
WLP（晶圆级封装）可分为扇入型晶圆级封装（Fan-In WLP）和扇出型晶圆级封装（Fan-Out WLP）两大类。
扇入型直接在晶圆上进行封装，封装完成后进行切割，布线均在芯片尺寸内完成，封装大小和芯片尺寸相同。
扇出型则基于晶圆重构技术，将切割后的各芯片重新布置到人工载板上。然后，进行晶圆级封装，最后再切割。布线可在芯片内和芯片外，得到的封装面积一般大于芯片面积，但可提供的IO数量增加。
